2025年3月23日実施 機械 B問題 問18

2入力が異なるとき 1，同じとき 0 を出力する。

0⊕0=0，0⊕1=1，1⊕0=1，1⊕1=0

図1の回路は半加算器（Half Adder）と同等の構成。

A，B を OR ゲートと AND ゲートの両方に入力し，AND ゲートの出力を NOT ゲートで反転したもの（A·B の否定）と OR ゲートの出力（A+B）を，もう一つの AND ゲートに入力することで S₁ を得る。

AND ゲート（A·B）の出力はそのまま桁上げ出力 T₁ に相当する。

S₁ = (A + B) · A · B = A ⊕ B（XOR：2入力が異なれば 1）

T₁ = A · B（AND：2入力がともに 1 のとき 1）

→ 選択肢 (3) が正しい（半加算器の真値表に一致）

図2は全加算器（Full Adder）の構成。

第1の半加算器（図1）にA, Bを入力：S₁ = A⊕B，T₁ = A·B

第2の半加算器（図1）にS₁, Cを入力：S₂ = S₁⊕C = A⊕B⊕C，C₂ = S₁·C

桁上げ出力：T₂ = T₁ + C₂ = A·B + (A⊕B)·C

最終出力：

S₂ = A ⊕ B ⊕ C（和ビット）

T₂ = A·B + (A⊕B)·C（桁上げ出力）

(1) A=0,B=0,C=0：S₂=0⊕0⊕0=0，T₂=0·0+(0⊕0)·0=0 → T₂=0，(1) の T₂=1 は誤り

(2) A=0,B=1,C=0：S₂=0⊕1⊕0=1，T₂=0·1+(0⊕1)·0=0+1·0=0 → S₂=1，T₂=0 ✓

(3) A=0,B=0,C=1：S₂=0⊕0⊕1=1，T₂=0·0+(0⊕0)·1=0 → S₂=1，(3) の S₂=0 は誤り

(4) A=1,B=0,C=1：S₂=1⊕0⊕1=0，T₂=1·0+(1⊕0)·1=0+1=1 → S₂=0，(4) の S₂=1 は誤り

(5) A=1,B=1,C=0：S₂=1⊕1⊕0=0，T₂=1·1+(1⊕1)·0=1+0=1 → S₂=0，(5) の S₂=1 は誤り